Motor de procesamiento de audio FastDSP programable
Velocidad de muestreo de hasta 768 kHz
Filtros bicadena, limitadores, controles de volumen, mezcla
Núcleo DSP Tensilica HiFi 3z
MAC cuádruple por ciclo: multiplicador de 24 x 24 bits y acumulador de 64 bits
Modo de funcionamiento flexible: 24,576 MHz, 49,152 MHz, 73,728 MHz y 98,304 MHz
336 kB de memoria total
Depuración y seguimiento JTAG
ADC y DAC de 24 bits de baja latencia
SNR de 106 dB (señal a través del ADC con filtro de ponderación A)
SNR combinada de 110 dB (señal a través de DAC y auriculares con filtro de ponderación A)
Motor MAC de doble precisión programable para un ecualizador máximo de 24 etapas
Velocidades de muestreo del puerto serie de 8 kHz a 768 kHz
Retardo de grupo de 5 μs (fS = 768 kHz) de entrada analógica a salida analógica con bypass FastDSP (instrucciones cero)
3 entradas analógicas diferenciales o de un solo extremo, configurables como entradas de micrófono o de línea
8 entradas digitales de micrófono
Salida de audio diferencial analógica, configurable como salida de línea o de auriculares
2 canales de salida PDM
PLL compatible con cualquier velocidad de reloj de entrada, desde 30 kHz hasta 36 MHz
Convertidores asíncronos de frecuencia de muestreo (ASRC) de 4 canales
2 puertos de audio serie de 16 canales que admiten I2S, justificado a la izquierda, justificado a la derecha o hasta TDM16 (TDM12 en modo Turbo)
8 interpoladores y 8 decimadores con enrutamiento flexible
Fuentes de alimentación
AVDD analógico a 1,8 V típico
IOVDD digital a 1,1 V y 1,98 V
DVDD digital de 0,85 V a 1,21 V
HPVDD de los auriculares a 1,8 V típicos
Auricular HPVDD_L a 1,2 V a HPVDD
Interfaces de control/comunicación
Puertos de control I2C, SPI o UART
SPI cuádruple maestro (QSPI)
Puerto de comunicación UART
Autoarranque desde la flash QSPI
GPIO e IRQ flexibles
WLCSP de 56 bolas, paso de 0,35 mm, 2,980 mm × 2,679 mm
---