Software de seguridad ET181 series

de redde FPGApara red EtherCAT

Los núcleos IP EtherCAT para FPGAs de Xilinx® e Intel® permiten implementar la función de comunicación esclava EtherCAT dentro de una FPGA. La funcionalidad EtherCAT -como el número de FMMUs y gestores SYNC, el tamaño de la DPRAM, etc.- puede configurarse para satisfacer los requisitos. Se ofrecen diferentes variantes de licencia. Para la implementación maestra, los desarrolladores tienen a su disposición el código de muestra maestro, el código de pila esclavo EtherCAT y el configurador EtherCAT. Este último exporta un archivo de descripción de red (ENI - EtherCAT Network Information) a partir de los archivos de descripción de dispositivos (ESI - EtherCAT Slave Information) de los dispositivos conectados. Las pruebas de conformidad requeridas para los dispositivos esclavos se pueden realizar internamente con la herramienta de prueba de conformidad EtherCAT (CTT). La herramienta avanzada de pruebas de conformidad FSoE (FSoE CTT) es adecuada para las pruebas de conformidad de los dispositivos esclavos para Safety over EtherCAT (FSoE).