módulo VME64 6U de 1 unidad de ancho
aDC de detección de picos de 1k, 2k, 4k 8k, 16k
64 canales de entrada, un solo extremo, con conector SMC ERNI de doble fila de 68 patillas (Zin: 2,5 kΩ)
Acepta entradas positivas y negativas
rango de escala completa de 4 Vpp u 8 Vpp seleccionable por software (3,75 Vpp y 7,5 Vpp cuando la escala deslizante está activada)
Modo de puerta común (64 canales convertidos a la vez) con ancho de puerta lineal o programable por software
Tiempo muerto bajo (unos 50 ns tras el cierre de la puerta anterior)
Algoritmo de escala deslizante para reducción de DNL
Supresión de cero con umbral programable
Memoria intermedia multievento (1024 eventos)
Interfaces de comunicación VME64 y enlace óptico (protocolo propietario CAEN CONET)
Controladores Windows y Linux, bibliotecas C, software de demostración
Firmware actualizable por el usuario
Visión general
El V1741 es un ADC digital de detección de picos perteneciente a una nueva generación de sistemas de lectura de detectores basados en una cadena de adquisición mixta analógico-digital, que combina una alta densidad de canales (64 canales) y un bajo tiempo muerto. La arquitectura FLASH ADC permite conseguir un tiempo de conversión del pico de impulso extremadamente bajo, de modo que las nuevas conversiones tienen lugar menos de 50 ns después del cierre de las puertas anteriores.
La ganancia de conversión oscila entre 1k y 16k canales con una baja no linealidad diferencial (DNL) gracias al método de escala deslizante.
Al recibir la señal lenta típica de un preamplificador sensible a la carga seguido de un amplificador de conformación (por ejemplo, CAEN N1068), la FPGA identifica el pico del impulso dentro de una compuerta mediante filtros digitales. La adquisición es común a todos los canales y tiene lugar en cuanto llega el GATE.El valor de energía junto con la hora de llegada del evento se almacenan primero en un buffer multievento de 1024
---