El EV12AS200 es 12 1,5 mordidos GSps ADC. El dispositivo incluye una etapa anticipada de la pista y del control (t/h), seguida por una etapa de codificación análoga (Quantizer análogo) que haga salir residuos análogos resultando de la cuantificación análoga. Los bancos sucesivos de cierres regeneran los residuos análogos en niveles lógicos antes de incorporar un conjunto de circuitos de la corrección de error y una etapa resincronización seguidos por un DEMUX con los almacenadores intermediarios de salida diferenciada 100Ω. Integra el circuito de la interfaz en serie de 3 alambres (3WSI) (escriba solamente), que puede ser activado o ser desactivado (vía señal del modo). Las funciones principales alcanzadas vía el 3WSI se pueden también alcanzar por el hardware (OA, GA, SDA, SDAEN_n, TM_n, perno de RS).
---