Tarjeta FPGA PCI Express 100996A1

Este producto es el opcional agrega en el tablero del PCIed, PCIem, tableros del compañero de PCIe. Esto se recomienda en esos casos donde una CPU local (e.g. base de NIOSII) se requiere para mejorar funcionamientos de sistema, tales como tiempo de reacción de la interrupción o proceso previo dedicado. El procesador de NIOSII puede funcionar hasta frecuencia de reloj 200MHz, usando instrucciones definidas por el usario permitiendo que el usuario alcance rendimientos muy altos en usos dedicados. Además, NIOS múltiple (hasta 4 corazones) se puede ejemplificar en el FPGA. Para reducir el número de pernos de la entrada-salida de Fpga requeridos para permitir el uso de los tableros J2 de las empresas FPGA de GEB, han diseñado al tablero de SRAM con un interfaz multiplexado parcial de la dirección/de los datos. Para ayudar al cliente a utilizarlo en ella los diseños que ha sido la empresa de GEB hacen disponible a un regulador paramétrico de MSRAM EL IP se puede utilizar para interconectar el módulo de SRAM al autobús de Avalon. Contiene la lógica necesaria para partir los pedacitos del autobús 32 de Avalon que el ciclo en uno envía el ciclo de dirección (cuando su necesario) y dos ciclos de los datos. El IP de MSRAM puede adaptar el ciclo del autobús que mide el tiempo a la velocidad del autobús durante la compilación.