Software de simulación Filter Design HDL Coder™

de diseñode pruebade verificación

El diseño HDL Coder™ del filtro genera VHDL® synthesizable, portátil y el código de Verilog® para ejecutar los filtros de punto fijo diseñados con MATLAB® en FPGAs o Asics. Crea automáticamente VHDL y los bancos de pruebas de Verilog para simular, probar, y verificar el código generado.