Procesador 8 núcleos ER-DSPC-30

de señaldigital

El chip único integra ocho núcleos DSP de frecuencia principal de 1GHZ, compatibles con TI C66X, compatibles con el conjunto de instrucciones TMS320C6678 de TI, con básicamente los mismos periféricos, el encapsulado es el mismo, compatible con pines, y el entorno de desarrollo es compatible con TI CCS5.0 e inferiores. Eficaz estructura de almacenamiento de tres niveles: L1 adopta la estructura Haval (L1P, L1D), L2 es la estructura configurable dentro del núcleo, y los núcleos L3 comparten almacenamiento. L1P: 32 KB/núcleo, L1D: 32 KB/núcleo, L2: 512 KB/núcleo (configurable), L3: 4 MB Abundantes interfaces de almacenamiento periférico, compatibles con DDR3, FLASH, ASRAM y otras interfaces de almacenamiento; 1 controlador DDR3: interfaz DDR3 de 64 bits, ancho de banda de almacenamiento 1600MT/s; EMIF: datos de 32 bits, soporta modo de acceso asíncrono de 16 bits, soporta SBSRAM, FIFO síncrono, frecuencia de acceso síncrono 100MHz; Interfaz de alta velocidad 2 enlaces serie RapidIO de alta velocidad, cada uno con 4 carriles, 3,125-5Gbps\/lane; 1 enlace serie de alta velocidad PCIE 4 carriles, 5 Gbps/carril; 1 interfaz Ethernet SGMII: velocidad de 1000M/100M/10Mbps Interfaces de baja velocidad: SPI, I2C, UART, GPIO, 1553B. Periféricos integrados: Registros luminosos de señal global con sincronización multinúcleo; 16 temporizadores, modo watchdog configurable; 1 DMA de 2 canales y 256 bits de ancho; 2 x DMA de 4 canales y 128 bits de ancho; 1 acelerador de hardware FFT Proceso: proceso CMOS de 28 nm Tensión de funcionamiento: VCC(IO)=1,8V, VCC(Core)=0,9V (±5%)