Software de mando Catapult®

de diseñode calidadde optimización

Catapult cuenta con la cartera más amplia de soluciones de diseño de hardware para Síntesis de Alto Nivel (HLS) basada en C++ y SystemC. El modo multi-VT físicamente consciente de Catapult, con estimación y optimización de bajo consumo, además de una gama de soluciones de verificación líderes, hacen de Catapult HLS algo más que "C a RTL". Clientes de Catapult hablan sobre el uso de HLS en el mundo real En los últimos años se ha producido una explosión en la adopción de HLS para el diseño de chips, impulsada por la creciente complejidad del diseño y la verificación, así como por las presiones de los plazos de comercialización. El HLS de Catapult permite a los diseñadores comercializar sus chips con mayor rapidez acortando el flujo global de diseño y verificación. Soluciones de síntesis de alto nivel de Catapult Las soluciones de síntesis de alto nivel de Catapult ofrecen compatibilidad con los lenguajes C++ y SystemC, independencia de FPGA y ASIC, estimación y optimización de la potencia de los ASIC, además de lo último en optimización de rendimiento y área multi-VT con reconocimiento físico para mejorar sus diseños. Soluciones de verificación de alto nivel de Catapult Acelere su flujo de Verificación de Alto Nivel (HLV) con métodos conocidos y fiables utilizando la Plataforma Catapult HLV. Reduzca el tiempo y los costes totales de la verificación de SoC hasta en un 80% aprovechando la comprobación de diseño de alto nivel, la cobertura de código/funcional y los métodos estáticos y formales. Síntesis de alto nivel Catapult Descubra cómo la plataforma de síntesis y verificación de alto nivel Catapult le permite hacer más y mejor. Obtenga información sobre AI/ML, aprendizaje profundo, visión por ordenador, comunicaciones, vídeo y mucho más. Las herramientas de síntesis y verificación de alto nivel (HLS y HLV) de Siemens ofrecen la ventaja competitiva que necesita.