HDL Coder genera código Verilog® y VHDL® transferible y sintetizable a partir de funciones de MATLAB®, modelos de Simulink® y gráficos de Stateflow®. El código HDL generado se puede utilizar para la programación de FPGA o el prototipado y el diseño de ASIC.
HDL Coder proporciona un asesor de flujo de trabajo que automatiza la programación de FPGA Xilinx®, Microsemi® e Intel®. Puede controlar la arquitectura HDL (49:42) y su implementación, resaltar rutas críticas y generar estimaciones de utilización de recursos de hardware. HDL Coder proporciona trazabilidad entre su modelo de Simulink y el código Verilog y VHDL generado, lo que permite la verificación del código para aplicaciones de alta integridad conformes con el estándar DO-254, entre otros.