◇ Utilizando procesamiento DSP + FPGA de doble núcleo, la velocidad de respuesta se multiplica por 4;
◇ Valor absoluto de 17 bits o 23 bits, interfaz de codificador incremental (opcional);
◇ Protección del revestimiento del motor para evitar daños por corrosión;
◇ Autoajuste automático de parámetros;
◇ Supervisión de la tasa de carga instantánea y de la tasa de carga media;
◇ Reproducción del panel de registro de colisiones;
◇ Control de la salida del freno de retención;
◇ Instrucción interna de posición multisegmento;
◇ Identificación automática en tiempo real de la inercia de la carga;
◇ Control de la frecuencia de impulsos.
---